針對實際應用中電子戰設備對雷達信號分選的實時性要求，在分析了序列差直方圖算法和多核DSP任務并行模式的基礎上，設計了基于TMS320C6678的八核DSP雷達信號分選電路，對密集的雷達信號進行分選。實驗結果表明：該電路可對常規雷達信號實現快速分選，并且分選效果良好，系統可靠性高。
標簽： SDIF DSP 多核 雷達信號分選
上傳時間： 2013-10-16
上傳用戶：攏共湖塘
做的有關DSP+Mp3+U B+FAT12的所有源程序，DSP用的是ti5416
標簽： DSP FAT 12 Mp
上傳時間： 2013-12-26
上傳用戶：CHENKAI
ADI公司的BF561雙核DSP CPU芯片 ucosii2.86版本的移植源碼
標簽： ucosii 2.86 ADI 561
上傳時間： 2016-11-19
上傳用戶：lingzhichao
樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣
標簽： MIN 元素 tree
上傳時間： 2017-05-14
上傳用戶：日光微瀾
TI 的TMS320C54X的DSP的芯片軟核verilog源代碼，可以幫助初學者深入了解該系列DSP片內資源核結構，值得參考！
標簽： verilog 320C 320 C54
上傳時間： 2013-12-24
上傳用戶：cursor
ISE_IP核創建教程及DDR3_ip核使用注意事項
標簽： ISE_IP DDR ip 教程
上傳時間： 2013-11-11
上傳用戶：lmeeworm
上傳時間： 2015-01-01
上傳用戶：wangyi39
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
標簽： IzWwR IRTWw JGR 8vQ
上傳時間： 2015-02-22
上傳用戶：ommshaggar
b to b 模式 電子商務系統 ，c# 開發 , B/S結構
標簽： to 模式 電子商務系統
上傳時間： 2014-01-20
上傳用戶：hanli8870
這是用pci-wishbone核和16450串口核在xilinx的fpga上實現的串口程序，用verilog實現，ise7.1，不知道這里可不可以上傳硬件的程序~
標簽： pci-wishbone xilinx 16450 fpga
上傳時間： 2015-09-19
上傳用戶：風之驕子
蟲蟲下載站版權所有 京ICP備2021023401號-1
